论坛回复已创建
-
帖子
-
RV32M1集成了四个core，两个ARM（ARM M0+和ARM M4）和两个RISC-V（Zero-riscy和RI5CY)，这个四个核分为大核（M4和RI5CY）和小核（M0+和Zero-riscy ）。因为这颗芯片不是正式的产品，目前只供给Open-ISA社区做开发板用。虽然有四个核，但是我们只建议运行两个核，一大一小。所以建议的有四种运行模式: RI5CY+Zero-riscy、RI5CY+M0+、M4+Zero-riscy、M4+M0+。
本社区旨在推动RISC-V生态系统建设，让大家有真正的RISC-V芯片的开发板使用。Open-ISA是一个非盈利性的RISC-V社区, 面向所有的开源ISA爱好者, 由经验丰富的软件研发和系统应用工程师中的开源爱好者建立, 目的是为扩大和推动RISC-V生态系统的发展和促进RISC-V芯片在工业中的应用，不隶属于NXP公司。有关NXP公司产品的内容及其发展方向可以访问NXP网站。
