- This topic has 4 个回复, 3 个参与人, and was last updated 5 years， 5 months 前 by
.
正在查看 5 帖子：1-5 (共 5 个帖子)
-
帖子
-
多年前，我和NXP/LPC团队以及FSL/FRDM都有过接触。实际上，虽然合并，但是LPC/FRDM两个产品线还是有着独立产品线。
粗略看了看RV32的DS，有些疑问。为何看上去有些类似FRDM-KW41Z的套件？还没有看RM，所以先问几个问题：
- RV32M1是过度产品么？为何DS中罗列了四种内核？是文档疏漏么？
- RV32M1里面有两组大小核心？如果不是文档疏漏，在一枚SoC中同时存在M4F+M0+，RI5CY/Zero-RISCY的意义是什么？如何切换？Memory如何分配？
- RV32M1是否只有RISC大小核心，NXP想利用GCC来实现软件的从ARM到RISC-V无缝移植？
- 因为KW41Z没有过经验，之前BLE堆栈是开源的么？那么闭源的软件如何切换到RISC-V? NXP另外发布RISC-V版本？
- 虽然RISC-V和ARM可以通过GCC来切换，但是NXP对于VHLL（Python/Lua/JavaScript）的移植和生态建设是如何看的？
- NXP日后对于RISC-V的投入会大过ARM么？这对于NXP是个大转折点，对于客户来说更加重要。包括对于FRDM和LPC54XXX的策略会变化么？
RV32M1集成了四个core，两个ARM（ARM M0+和ARM M4）和两个RISC-V（Zero-riscy和RI5CY)，这个四个核分为大核（M4和RI5CY）和小核（M0+和Zero-riscy ）。因为这颗芯片不是正式的产品，目前只供给Open-ISA社区做开发板用。虽然有四个核，但是我们只建议运行两个核，一大一小。所以建议的有四种运行模式: RI5CY+Zero-riscy、RI5CY+M0+、M4+Zero-riscy、M4+M0+。
本社区旨在推动RISC-V生态系统建设，让大家有真正的RISC-V芯片的开发板使用。Open-ISA是一个非盈利性的RISC-V社区, 面向所有的开源ISA爱好者, 由经验丰富的软件研发和系统应用工程师中的开源爱好者建立, 目的是为扩大和推动RISC-V生态系统的发展和促进RISC-V芯片在工业中的应用，不隶属于NXP公司。有关NXP公司产品的内容及其发展方向可以访问NXP网站。
原来不是正式产品。倒也是比较出乎我的意料。
不知道如何切换RISC/ARM内核，看了半天DS/RM，也没有找到。接下来再看其他文档吧。
RISC-V/ARM之间有没有些benchmark的例程可以跑跑看？
正在查看 5 帖子：1-5 (共 5 个帖子)
- 抱歉，回复话题必需登录。